انتساب پیوسته رویه ای
üبرای قرار دادن مقدار یک عبارت به صورت پیوسته و غالب در یک متغیر به کار می رود.
üنتیجه این انتساب نسبت به انتساب رویه ای غالب است.
üدر فرایند تست و عیب یابی کاربرد دارد.
جایگزینی پارامترها
üدر Verilog می توان مقادیر پارامتر ها را هنگام ترجمه عوض کرد.
üاین کار با استفاده از کلمه کلیدی defparam و یا هنگام فراخوانی ماژول صورت می گیرد.
defparam
üمقدار پارامتر های هر ماژول را (با ذکر سلسله مراتب) می تواند تغییر دهد.
üدرون ساختار خود ماژول استفاده می شود.
üبرای آدرس دهی پارامترها، ساختار سلسله مراتبی به کار می رود.
شامل 28 اسلاید powerpoint
دانلود پاورپوینت تکنیک های مدل سازی